RSS

register geser terkendali

02.24 |


+.REGISTER GESER TERKENDALI(controlled shift register)
yaitu: rangkaian yang mempunyai masukan-masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak

gambar rangkaian: 
cara kerja / pengisian:
1.  Pengisian Peralel atau serentak (parallel or broadside loading).
yaitu rangkaian yang dapat mengisikan demua bit secara bersamaan ke dalam flip-flop.,mirip dengan register buffer.
1.   saat load dan shl=0   maka keluaran NOR adalah 1, lalu keluaran - keluaran flip - flop akan memberikan kembali masukan -  masukan datanya.
2.    saat load=0 dan shl =1, maka rangkaian akan (bertindak sebagai register kiriRegister Seri), yaitu semua inputn atau  nilai  di masukan dari Din dan nilai pertama akan bergeser kearah kiri. sampai semua bit terisi. Jadi pengisian di lakukan satu – persatu.
3.   saat load=1, dan shl=0 ,rangkaian berfungsi sebagai register buffer karena semua bit X akan mamasuki flip-flop untuk pengisian parallel secara serentak. Yaitu :
-. saat load =0, maka nilai Q= C(tetap).
nilai LOAD masuk ke AND dan nilai keluarannya masuk lagi ke OR ,dan tergantung dari clk nya jika nilainya tinggi Q0 maka niali D0 nya ikut tinggi
-. saat load = 1 maka nilai Q = X  
nilai LOAD masuk ke AND dan nilai keluarannya masuk lagi ke OR,ketika nilai dari AND nilainya sama dengan nilai X. 
-.  load dan shl tidak boleh tinggi serentak, kerena dua ragam operasi yang berbeda tidak mungkin dilaksanakan dengan sinyal detak tunggal.
                                                                                    


Read Users' Comments (0)

rangkaian jam digital

10.16 |




ket:
pada detik dan menit;
satuan  :10 = 1010
puluhan : 6 = 0110
pada jam ;
satuan : 4 = 0100
puluhan: 3 = 0011

Cara kerja rangkaian sistem digital ini adalah:
=. detik = 60
a. Detik satuan
            Pada rangkaian tersebut dipakai 10, maka menjadi 1010,dan akan mengeluarkan angka 0 sampai 9, setelah angka 9 muncul, pada detik satuan ini akan kembali benilai 0.
b.  Detik puluhan
            Saat pada detik satuan berjalaan sampai 9, maka pada saat satua pada detik 0 maka puluhan pada detik juga akan ikut berubah menjadi bertambah 1.sampai itu terjadi kembali sampai menjadi 6,yang mana pada saaat itu akan menjadi 0.  

=. menit = 60
*. Menit satuan
             Cara kerjanya mirip dengan cara kerja rangkaian pada detik berjalan dari 1 sampai 9, maka hasil selanjutnya 0, dan penambahan pada puluhan yaitutambah 1.
*. Menit puluhan
            Cara kerjanya juga sama dengan detik puluhan, setelah detik bernilai 9, maka puluhan pada menit ini akan bertambah satu dan akan kembali bernilai 00, saat keduanya menghasilkan angka 59.


=. jam = 24
@. jam satuan
            Jam pada satuannya  sampai 4,karena pada jam hanya sampai jam 24 saja,sehingga kita pakai 4.
@. jam puluhan
            Jam pada puluhannya akan bernilai 00, pada kedua rangkaian pada satuan dan puluhannya setelah 23, maka puluhannya adalah 3, dan akan kembali bernilai 0 pada saat setelah menghasilkan angka 23.

Read Users' Comments (0)

komplemen 2

04.11 |

Gambar rangkaian:

Penjumlahan komplemen 2:
Komplemen 2 = komplemen 1 + 1
Ket: komplemen 1 = invers.
Prinsip kerja:
1.       Jika sub = 0.
·         Jika sub bernilai 0, maka Cin yang dihasilkan juga bernilai 0, sehingga output pada xor sama dengan  nilai pada input B.
XOR = B.
·         Sehingga keluarannya adalah:
Y = A + B.
·         Carry OUT tidak di tulis, bila menghasilkan Carry out.
2.       Jika sub = 1.
·         Jika sub bernilai 1, maka Cin( Carry in) yang dihasil;kan juga bernilai 1, sehingga output pada XOR sama dengan B komplemen.
·         Sehingga keluarannya adalah :
Y = A+ (B komplemen +1)= A + (-B).
·         Carry out tidak di tulis, jika memiliki carry out.
CONTOH:
Hasil penjumlahan dari 8, dengan -3,…?
Jawaban:
8=1000               =1000
-3=0011=1100+1=1101
Jadi hasilnya: 1000 + 1101=0101.

Read Users' Comments (1)

FULL ADDER

05.27 |


FULL ADDER
Pengertian:
                       penjumlahkan 2 bilangan biner yang masing-masing yang terdiri dari n digit (multi digit)
Contoh Gambar Rangkaian:





Tabel Logika Full Adder
C
  B
A
S
C
0
0
0


0
0
1


0
1
0


0
1
1


1
0
0


1
0
1


1
1
0


1
1
1



Prinsip kerja rangkaian full adder pada gambar di atas:
Untuk percobaan Full Adder, akan digunakan lebih banyak IC. Yang pertama adalah satu buah IC tipe 7404 untuk NOT. Kedua adalah dua buah IC tipe 7411 untuk AND 3 input. Yang ketiga adalah satu buah IC tipe 7408 untuk AND 2 input. Keempat adalah satu buah IC tipe 7402 untuk NOR 2 input. Dan yang kelima adalah dua buah IC tipe 7432 untuk OR 2 input. Dengan masukan 3 input yaitu A, B, dan C akan diperoleh 2 output sama seperti rangkaian half adder yaitu Sum dan Carry. Kemudian setelah rangkaian dipasang dengan benar.




Sesuai pada gambar rangkaian full adder, telah diperoleh data sebagai berikut :

C
B
A
S
C
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1

Dari tabel dapat disimpulkan bahwa percobaan yang  Dilakukan adalah benar, karena hasil keluaran Sum dan Carry telah sesuai teori. Untuk output Sum, akan bernilai 0 jika salah satu atau ketiga-tiganya dari input bernilai 0, dan akan bernilai 1 jika salah sati atau ketiga-tiganya dari input bernilai 1. Sedangkan untuk output Carry, akan bernilai 0 jika ketiga-tiganya dari input bernilai 0 atau jika salah satu input bernilai 1, dan akan bernilai 1 jika ketiga-tiganya dari input bernilai 1 atau salah satu dari input bernilai 0.

Mencari persamaan operasional rangkaian Full Adder :
Dengan metode yang sama yaitu metode SOP akan dicari persamaan operasional rangkaian Full Adder.
1.     Output Sum
Output bernilai 1 jika :
a.     C = 0               c. C = 1
B = 0                   B = 0
A = 1                   A = 0

→ C · B · A     → C · B · A
b.     C = 0               d. C = 1
B = 1                    B = 1
A = 0                   A = 1

→ C · B · A     → C · B · A
                       
Maka persamaan output Sum adalah :

            Ysum    = (C · B · A) + (C · B · A) + (C · B · A) + (C · B · A)

                        = A (C · B + C · B) + A (C · B + C · B)

2.     Output Carry
Output bernilai 1 jika :
a.     C = 0               c. C = 1
B = 1                   B = 1
A = 1                   A = 0

→ C · B · A     → C · B · A
b.     C = 1               d. C = 1
B = 0                    B = 1
A = 1                   A = 1

→ C · B · A     → C · B · A
                       
Maka persamaan output Carry adalah :

            Ycarry   = (C · B · A) + (C · B · A) + (C · B · A) + (C · B · A)

                        = A (C · B + C · B) + C · B (A + A)
Kesimpulan
Pada rangkaian Full Adder digunakan lebih banyak IC. Yang pertama adalah satu buah IC tipe 7404 untuk NOT. Kedua adalah dua buah IC tipe 7411 untuk AND 3 input. Yang ketiga adalah satu buah IC tipe 7408 untuk AND 2 input. Keempat adalah satu buah IC tipe 7402 untuk NOR 2 input. Dan yang kelima adalah dua buah IC tipe 7432 untuk OR 2 input. Dan diperoleh persamaan operasional yaitu :

Ysum    = (C · B · A) + (C · B · A) + (C · B · A) + (C · B · A)

            = A (C · B + C · B) + A (C · B + C · B)

Ycarry   = (C · B · A) + (C · B · A) + (C · B · A) + (C · B · A)

            = A (C · B + C · B) + C · B (A + A)

Read Users' Comments (0)

04.50 |


·        Quiz Aljabar Boolean
1.Give the relationship that represents the dual of the Boolean property A + 1 = 1?
(Note: * = AND, + = OR and ' = NOT)
5.A * 1 = 1Ö
3.XZ
1.A
2.A'
3.1Ö
4.0
2.AB



Tugas 4 A Sistemlogika
HukumAljabar Boolean






HukumAljabar Boolean
T1. HukumKomutatif
(a) A + B = B + A, pembuktian:
A
B
A+B
B+A
0
0
0
0
0
1
1
1
1
0
1
1
1
1
1
1
(b) A B = B A, pembuktian:
A
B
AB
BA
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1

 
T2. HukumAsosiatif
(a) (A + B) + C = A + (B + C),pembuktian:
A
B
C
A+B
B+C
(A+B)+C
A+(B+C)
0
0
0
0
0
0
0
0
0
1
0
1
1
1
0
1
0
1
1
1
1
0
1
1
1
1
1
1
1
0
0
1
0
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1










 
(b) (A B) C = A (B C),pembuktian:
A
B
C
A B
B C
(A B) C
A (B C)
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
1
1
0
1
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
1
1
0
1
0
0
0
1
1
1
1
1
1
1

 
T3. HukumDistributif
(a) A (B + C) = A B + A C,pembuktian:
A
B
C
B+C
A B
A C
A (B+C)
A B+A C
0
0
0
0
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
1
0
0
0
0
0
1
1
1
0
0
0
0
1
0
0
0
0
0
0
0
1
0
1
1
0
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
1
1

(b) A + (B C) = (A + B) (A + C),pembuktian:
A
B
C
B C
A+B
A+C
A+(B C)
(A+B)(A+C)
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
1
1
1
1
0
1
0
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1

 
T4. Hukum Identity
(a) A + A = A,pembuktian: 
A
A + A
0
0
0
0
1
1
1
1

 
(b) A A = A,pembuktian:
A
A A
0
0
0
0
1
1
1
1
T5.
1.      A B + AB = A (BENAR),pembuktian:
A
B
B(invers)
A B
A B(invers)
 A B + AB = A
0
0
1
0
0
0
0
1
0
0
0
0
1
0
1
0
1
1
1
1
0
1
0
1

 
(b) ( A+B)(A+B)=A (BENAR),pembuktian:
A
B
B(invers)
A+B
A+B(invers)
 ( A+B) (A+B)=A
0
0
1
0
1
0
0
1
0
1
0
0
1
0
1
1
1
1
1
1
0
1
1
1

T6. HukumRedudansi
(a) A + A B = A (BENAR), Pembuktian:
A
B
A B
A + A B
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
1

(b) A (A + B) = A (BENAR),pembuktian:
A
B
A + B
A (A + B) = A
0
0
0
0
0
1
1
0
1
0
1
1
1
1
1
1
T7
(a) 0 + A = A (BENAR), Pembuktian:

A
0
0 + A = A
0
0
0
0
0
0
1
0
1
1
0
1
(b)0 A = 0 (BENAR), Pembuktian:

A
0
0 A = 0
0
0
0
0
0
0
1
0
0
1
0
0
T8
(a) 1 + A = 1(BENAR)
A
1
1 + A
0
1
1
0
1
1
1
1
1
1
1
1

(b) 1 A = A (BENAR), Pembuktian:

A
1
1 A = A
0
1
0
0
1
0
1
1
1
1
1
1

 

 
T9
(a.) A + A =1 (BENAR)
A
A
1
A + A =1
0
1
1
1
0
1
1
1
1
0
1
1
1
0
1
1

(b) A A = 0 (BENAR)
A
A
0
A A = 0
0
1
0
0
0
1
0
0
1
0
0
0
1
0
0
0

 T10
(a)A + A B =A + B(BENAR)
A
B
A
A B
A+B
A + A B =A + B
0
0
1
0
0
0
0
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
1
1

(b) A (A + B) = A B(BENAR)
A
B
A
A +B
A B
A ( A +B) = A B
0
0
1
1
0
0
0
1
1
1
0
0
1
0
0
0
0
0
1
1
0
1
1
1

 
T11. TheoremaDe Morgan's
1.      (A + B) = A B
A
B
A
B
A+B
(A+B)
AB
0
0
1
1
0
1
1
0
1
1
0
1
0
0
1
0
0
1
1
0
0
1
1
0
0
1
0
0

 
(b) (A B) = A + B (BENAR)
A
B
A
B
A B
(A B)
A + B
0
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
0
1
0
1
1
1
1
0
0
1
0
0


Read Users' Comments (0)
Langganan: Postingan (Atom)